Компиляция – это часть процесса HDL проектирования, она генерирует код для симуляции. Компиляция одинакова для симуляции с и без Power Aware. Вы используете один результат для любого процесса симуляции.

        1. Для компиляции всех исходных RTL файлов в этом примере, введите следующую команду в окне Transcript:
        do ./Questa/scripts/compile_rtl.do

        Обратите внимание, что этот DO файл - это скрипт, который запускает следующие команды ModelSim:

        vlib work
        vlog -novopt -f ./Questa/scripts/compile_rtl.f

        Также заметьте, что некоторые из этих команд имеют некоторые специальные действия, относящиеся к Power Aware.