1. Создайте новую директорию и скопируйте в неё учебные файлы.
        Начните с создания новой директории для этого урока (в том случае, если другие пользователи уже работали с этим уроком). Создайте новую директорию и скопируйте в неё файлы из /examples/tutorials/verilog/profiler в новую директорию.
        Если вы используете лицензию VHDL, скопируйте файлы /examples/tutorials/vhdl/profiler_sm_seq соответственно.

        2. Запустите ModelSim и смените директорию упражнения.
        Если вы только что закончили предыдущий урок, то ModelSim уже запущен. Если нет, запустите ModelSim.
        a. Введите vsim в командной строке UNIX или используйте иконку ModelSim в Windows. Если появится окно приветствия, кликните Close.
        b. Выберите File > Change Directory и измените директорию на ту, что вы создали в п.1.

        3. Создание рабочей библиотеки и компиляция проекта.
        a. Введите vlib work в ModelSim> запрос команды.
        b. Verilog:
        Введите vlog test_sm.v sm_seq.v sm.v beh_sram.v в ModelSim> запрос команды для компиляции всех verilog файлов проекта.
        VHDL:
        Введите vcom -93 sm.vhd sm_seq.vhd sm_sram.vhd test_sm.vhd в ModelSim> запрос команды.

        4. Оптимизация проекта.
        a. Введите следующую команду в ModelSim> запрос команды:
        vopt +acc test_sm -o test_sm_opt
        Ключ +acc создаёт видимость проекта средствами отладки.
        Ключ -o позволяет вам придумать имя оптимизированного файла проекта (vsim test_sm_opt).
        Внимание!
        Вы должны вводить имя оптимизированного файла проекта при использовании команды vopt.

        5. Загрузка проекта.
        a. Во вкладке Library рабочей области окна Main, кликните на иконку "+" рядом с библиотекой work.
        b. Используйте имя оптимизированного проекта для загрузки проекта с помощью команды vsim:
        vsim test_sm_opt