Экспорт созданных временных диаграмм
Здесь вы можете запустить симуляцию или можете экспортировать созданные временные диаграммы в один из четырёх форматов файла стимулов. Вы хотите сразу запустить симуляцию, но сначала экспортируйте созданные временные диаграммы, так чтобы иметь возможность использовать их позже в упражнениях.
1. Экспорт созданных временных диаграмм в формате HDL тестового стенда.
а. Выберите File > Export > Waveform.
б. Выберите Verilog Testbench (или VHDL Testbench, если вы используете файлы примеров VHDL).
в. Введите 1000 в качестве времени окончания (End Time), если потребуется.
г. Введите “export” в поле имени файла и кликните ОК (рис.8-11).
ModelSim создаёт файл с именем export.v (или export.vhd) в текущей директории. В дальнейших уроках мы будем компилировать и симулировать файл.
2. Экспорт созданных временных диаграмм в формат VCD.
а. Выберите File > Export > Waveform.
б. Выберите EVCD File.
в. Введите 1000 в качестве времени окончания (End Time), если потребуется.
г. Введите “export” в поле имени файла и кликните ОК (рис.8-11).
ModelSim создаёт файл с именем export.vcd. В дальнейших уроках мы будем импортировать этот файл.
Запуск симуляции
После того, как вы закончили редактирование временных диаграмм, вы можете запустить симуляцию.
1. Добавление сигнала проекта.
а. В окне Objects, правым кликом на count выберите Add > To Wave > Selected Signals. Сигнал добавляется в окно Wave.
2. Запуск симуляции.
а. Введите следующую команду в ModelSim> запрос команды:
run 1000
Симуляция запускается до 1000 нс, а временные диаграммы чертятся для sim:/counter/count (рис. 8-12).
Обратите внимание на переходы сигнала для count от 300 нс до 500 нс. Переход совершается при clk в "1", и вы можете видеть, что count следует последовательности, созданной вами, путём растягивания и удаления фронтов.
3. Выход из симуляции.
а. В окне Main, выберите Simulate > End Simulation, и кликните Yes для подтверждения выхода. Кликните No, если у вас запросят сохранение команд wave.