Чтобы закончить эту часть урока, вы должны сослаться на созданную вами ранее библиотеку parts_lib. Но сначала оптимизируйте тестовый стенд без ссылки и посмотрите, что получится.
        ModelSim по разному реализует эту ситуацию для Verilog и VHDL.

        Verilog
        Оптимизация проекта Verilog для видимости отладчиком

        1. Используйте команду vopt для полной оптимизации для видимости отладчиком всех элементов проекта.
        а. Введите следующую команду в QuestaSim>запрос команды в окне Transcript:

        vopt +acc test_counter -o testcounter_opt

        Ключ +acc создаёт видимость проекта средствами отладки.
        Ключ -o позволяет вам придумать имя оптимизированного файла проекта (testcounter_opt).
        Внимание! Вы должны вводить имя оптимизированного файла проекта при использовании команды vopt.
        В основном окне Transcript появляется сообщение об ошибке загрузки проекта, поскольку модуль counter не определён.
        б. Введите quit -sim для выхода из симуляции.

        Процесс ссылки на библиотеку ресурсов Verilog отличается от VHDL. Если вы используете Verilog, следуйте пунктам в главе Ссылка на библиотеку ресурсов. Если вы используете VHDL, следуйте пунктам в главе Перманентное преобразование VHDL библиотеки ресурсов страницей позже.

        Оптимизация проекта VHDL для видимости отладчиком

        1. Используйте команду vopt для полной оптимизации для видимости отладчиком всех элементов проекта.
        а. Введите следующую команду в QuestaSim>запрос команды в окне Transcript:

        vopt +acc test_counter -o testcounter_opt

        Ключ +acc создаёт видимость проекта средствами отладки.
        Ключ -o позволяет вам придумать имя оптимизированного файла проекта (testcounter_opt).
        Внимание! Вы должны вводить имя оптимизированного файла проекта при использовании команды vopt.
        В основном окне Transcript появляется сообщение о предупреждении (рис. 5-3). Когда вы видите сообщение, которое содержит текст вида "Warning: (vsim-3473)", вы можете узнать более подробнее, используя команду verror.

        б. Введите verror 3473 в VSIM> запрос команды.
        В раскрывшемся сообщении об ошибке объясняется, что компонент (в нашем случае "dut") не явно ограничен и не найдено связи по умолчанию.
        в. Введите quit -sim для выхода из симуляции.